Pletronics晶振抖動在高性能設計中的重要性，高性能串行數(shù)據(jù)架構使時鐘晶體振蕩器抖動成為人們關注的焦點，高速串行總線架構是當今高性能設計的標準。雖然并行總線標準經(jīng)歷了一些變化后，串行總線在多個市場和設備上建立起來——計算機、手機， 娛樂系統(tǒng)等等。串行總線提供了性能優(yōu)勢和設計簡化(更少的走線) 在電路和電路板布局中。串行數(shù)據(jù)鏈路充當當今信息世界的動脈，因為它們從 處理系統(tǒng)中的一個點到另一個點。為了確保數(shù)字系統(tǒng)中數(shù)據(jù)的準確傳送和接收由時鐘和數(shù)據(jù)恢復(CDR)電路控制，其作用相當于數(shù)據(jù)系統(tǒng)中的握手。這準確接收和解釋數(shù)據(jù)的關鍵是準確了解時鐘邊沿的“位置” 在任何時間點。

抖動在高性能設計中的重要性，因為發(fā)送和接收設備可以在任何地方-從同一桌面到桌面的另一端世界上，每個不同的位置或環(huán)境都有影響，可以影響時鐘沿如何從發(fā)送數(shù)據(jù)的時間到設備接收并解釋數(shù)據(jù)的時間。這些影響很多，包括溫度、物理運動/振動，甚至時鐘信號來源的架構。最終結果是要么有準確的數(shù)據(jù)，要么沒有，而“沒有”顯然從來不是任何系統(tǒng)的選項。對于最終用戶來說，這意味著糟糕的體驗質量以及對互聯(lián)網(wǎng)會話和相關服務的干擾(無論是糟糕的語音質量、不均衡的視頻內(nèi)容的觀看體驗或損壞的數(shù)據(jù)文件內(nèi)容)。作為衡量標準的性能特征時鐘邊沿的精確程度與預期值之比稱為“抖動”。有三種量化通常用于測量的抖動:

1.相位/均方根抖動——可被視為“精細聚焦”測量。這通常被稱為 “絕對抖動”,即時鐘邊沿位置與實際位置的總差值理想——通常通過用網(wǎng)絡分析儀測量信號的相位噪聲來揭示；

2.峰值抖動和峰峰值抖動，其中的每一個都可以被認為是一個“過程”測量，并且是中斷的歸結為兩個特征:a.周期抖動(又稱周期抖動)任何一個時鐘周期與理想或平均時鐘之間的差異周期——通常通過用示波器測量信號周期來顯示，b.周期間抖動——任意兩個相鄰時鐘周期持續(xù)時間的差異。這對以下方面可能很重要 微處理器和RAM接口中使用的某些類型的時鐘產(chǎn)生電路也需要測量 使用示波器

抖動性能/規(guī)格限值已由ITU-T、Telcordia等標準化機構確定 還有IEEE。本地以太網(wǎng)(IEEE)抖動的規(guī)格和測試方法與SDH/不同 SONET/SyncE (ITU-T，Telcordia)。

抖動在高性能設計中的重要性，抖動產(chǎn)生：隨著下一代串行標準數(shù)據(jù)速率的提高，模擬異常對信號完整性和質量的影響比以往任何時候都大。信號路徑中的導體，包括電路板跡線、過孔、連接器， 和反射表現(xiàn)出更大的傳輸線效應，降低了信號電平， 引起偏斜，增加噪聲，從而增加抖動。然而，一切都從基礎系統(tǒng)時鐘信號開始 (SYSCLK或主時鐘)。除了時鐘信號的顯著性能特征之外，創(chuàng)建 根據(jù)所用的架構和設計方法，信號可能相差10倍以上。幫助 實現(xiàn)一個沒有過多性能保護帶(因此沒有過多成本)的系統(tǒng)設計，本文 重點在于提供關于用于創(chuàng)建符合每種架構的時鐘信號的不同架構的更新 具體的高速串行數(shù)據(jù)(HSSD)實現(xiàn)方案。特定抖動類型、定義和合規(guī)性 測試方法已經(jīng)有了很好的記錄，這里不再贅述。

抖動在高性能設計中的重要性，用來創(chuàng)建系統(tǒng)時鐘的普遍基礎組件是石英晶體振蕩器(“XO”)，這是一項已經(jīng)使用多年的成熟技術。晶體振蕩器本身具有固有的抖動特性 它們的輸出抖動因設計/電路而異，其單價也是如此。智能系統(tǒng)設計師意識到系統(tǒng)/產(chǎn)品/設計的總成本本身就是一個需要滿足的“規(guī)格”。這篇文章描述了每一個 信號創(chuàng)建方法以及推薦表，以幫助潛在用戶避免招致不必要的高元件成本。